|
Áp¹q¡B´¼ÀM65©`¦Ì´¹¤ù¸Õ²£
¡e°OªÌ±ç¥@·×¡þ¥x¥_³ø¾É¡fÁp¹q¡]2303¡^¬Q¤Ñ«Å§G»P¨ä¥Dn«È¤á´¼ÀMªº¦X§@Ãö«Y±N¶i¤@¨B±À®i¦Ü65©`¦Ì»sµ{§Þ³N¡A³o¶µ¦X§@Ãö«Y¤£¶È¤wÀò±oÂù¤è¨óij¡A¥ÑÂù¤è¦@¦P¬ãµo¥X¨Óªº·s¤@¥N65©`¦ÌFPGA쫬´¹¤ù¡A¥Ø«e¥¿¥ÑÁp¹q«n¬ì¶é°Ïªº12¦T¼t¶i¦æ¸Õ²£¡C
´¼ÀM¨ÑÀ³¥þ²y7¦¨FPGA´¹¤ù
¨Æ¹ê¤W¡AÁp¹q¦b¤¶¤J©`¦Ì»sµ{«á¡A´¼ÀM¤@ª½¬OÁp¹q³Ì¥Dnªº©`¦Ì»sµ{§Þ³N¬ãµo¹Ù¦ñ¡A¦b2003¦~Áp¹q»P´¼ÀM¦X§@¬ãµoªº90©`¦ÌFPGA´¹¤ù¡A¦b·í®É¬O¥þ²y²Ä¤@´Ú¥H©`¦Ì»sµ{²£¥Xªº¦PÃþ´¹¤ù¡A¹ï©óÁp¹q¤¶¤J90©`¦Ì»sµ{»â°ì¡A¨ã¦³«ü¼Ð©Êªº·N¸q¡A¦Ó²{¦b´¼ÀM«h¨ÑÀ³¥þ²yªñ7¦¨¥H¤W90©`¦Ì»sµ{ªºFPGA´¹¤ù¡C
Âù¤èµÛ¤â¬ãµo45©`¦Ì´¹¤ù
¥Ø«eÁp¹q¬°´¼ÀM¥Í²£4 ¨t¦C¡B¦@2 8 ´Úªº9 0 ©`¦ÌFPGA ¤¸¥ó¡A ¥]¬AVirtexTM-4¡BSpartanTM-3E¡BSpartan-3L»PSpartan-3¡C
¥t¥~¡AÁp¹q¬Q¤Ñ¤]»P´¼ÀM¦@¦P«Å§G¡AÂù¤è¥Ø«e¤w¶}©lµÛ¤â¬ãµo45©`¦Ì»sµ{ªºFPGA´¹¤ù¡A§Æ±æ¦bFPGA´¹¤ù¥«³õ¤¤ºû«ù¤@³eªº»â¥ý¦a¦ì¡C
|